半導体の設計データが正しく出来ているか、検証を行うためのルールの評価レイアウト条件を振ってエラーが正常に検出されるかを確認、解析スクリプトを使ったレイアウトの自動生成レイアウト検証ルール検査手順書の作成など使用ツール:Cadence、Synopsys等の設計ツール※LVS、DRC、ERCルール評価経験歓迎※未経験でも、補助的業務から勉強が可能(先輩がしっかりていねいに教育します)
この求人はハローワークインターネットサービスから転載した内容を含んでいますが、当サイト利用によるいかなる損害及びトラブル等に関し当サイト運営関係者は一切の責任と義務を負いません。また、掲載求人内容に不備がありましたら、お問い合わせページよりお問合せ下さい。